Introduction
Voici une conférence vraiment très interessante sur les FPGAs et leurs possibilités. Elle a été donnée dans le cadre des “Google Tech Talks”, conférences organisées par Google pour ses salariés.
Le niveau technique de la présentation est assez élevé, mais tout “softeux” qui se demande à quoi les FPGAs peuvent servir, en quoi ils sont plus puissant que les processeurs et DSP actuels, et en quoi ce domaine peut les concerner, devrait la trouver interessante (du moins s’il comprend un minimum l’anglais !).
Fiche de présentation de la conférence
Titre original : “General Purpose, Low Power Supercomputing Using Reconfiguration”
Date : 28 février 2006
Lieu : ?
Orateur : Bob BRODERSEN
Occasion : Google Tech Talks
Langue : anglais
Durée : exposé=43 minutes /questions=13 minutes
Repères temporels :
[00′00′’] : générique “Google TechTalks”
[00′26′’] : présentation orateur
[01′25′’] : exposé
[43′30′’] : séance de questions
[56′23′’] : fin conférence
La vidéo de la conférence
Lien direct : http://video.google.com/googleplayer.swf?docId=-4969729965240981475
Résumé (traduction francaise approximative de l’ABSTRACT)
La technologie des FPGAs est capable de mettre à profit les avancés des technologies de fabrication des circuits intégrés.
Ceci nous a ammené à la situation actuelle, qui fait qu’un circuit FPGA est maintenant la solution la plus efficace en terme de puissance consommée et de surface de silicium utilisée pour ce qui est des traitements génériques par calcul parallele.
On en est arrivé là car les processeurs actuels, basés sur l’architecture Von-Neuman, sont maintenant limités par la consommation de puissance que leur fonctionnement nécessite, et ne peuvent désormais plus exploiter complètement les avancés technologiques du domaine (d’ou le mouvement actuel vers des processeurs multi-coeur).
Des cartes éléctroniques composées de plusieurs rangés de FPGA et de circuits mémoires ont été conçues, et permettent d’atteindre des performances par carte qui se comptent en “Tera” opérations par secondes, ceci avec une consommation de puissance par opération améliorée de plus d’un ordre de grandeur par rapport aux processeurs conventionnels.
Cependant, pour atteindre de tels résultats, il faut que le code du programme intégre un niveau élévé de parallelisme, parallelisme que les languages séquenciels classiques ne permettent justement pas de décrire. Encore pire pour les programmeurs, les FPGAs reposent sur un niveau d’abstration matériel très fin, qui nécessite pour être appréhendé d’être un expert en électronique.
Il est admis que pour tout calcul qui peut être parallélisé et streamé, on peut, grâce aux FPGAs, atteindre à consommation et coût égal, une accélération de plusieurs ordre de grandeurs, et encore plus important, cette solution aura une efficacité au niveau consommation de puissance qui s’améliorera exponentiellement à chaque avancé technologique dans la conception de circuits intégrés.
Original ABSTRACT
ABSTRACT: The ability of FPGA technology to exploit the advances in IC fabrication technology has resulted in the present situation in which a FPGA computing fabric is the most power and area efficient approach for general purpose parallel computing. This has occurred because the Von-Neumann processor architectures are now power limited and can no longer fully exploit the technology advances (thus the move to multi-cores). Hardware composed of arrays of FPGA’s and memory has been design that achieves a TeraOp/second of performance per board with over an order of magnitude higher efficiency for the computation per unit power over conventional microprocessors. To achieve these results, however, requires a high level of parallelism in the application program, which is typically not exposed in sequential programming languages. Even worse for application programmers, has been the low level of abstraction of FPGA hardware, which requires the user to be a hardware expert. It is believed that for any application that can be parallelized and streamed will presently achieve orders of magnitude speed-up for the same power and cost and even more importantly will have a power efficiency which will improve exponentially in each subsequent IC technology node.